India desarrolla procesadores RISC-V "VEGA" - CNX Software

Una de las principales ventajas de la arquitectura RISC-V es que es abierta, por lo que cualquier organización con las habilidades adecuadas puede desarrollar sus propios núcleos, y el gobierno de la India ha aprovechado esta oportunidad con el Programa de desarrollo de microprocesadores (Microprocessor Development Programme – MDP) ayudando a desarrollar VEGA RISC- V núcleos localmente.

Gracias a la financiación del Ministerio de Electrónica y Tecnologías de la Información (MeitY), el Centro para el Desarrollo de la Computación Avanzada (C-DAC) logró diseñar cinco procesadores RISC-V que van desde un microcontrolador RISC-V de 32 bits de un solo núcleo de clase procesador a un procesador fuera de servicio quad-core de 64 bits compatible con Linux.

Características clave de los cinco núcleos VEGA desarrollados por C-DAC:

VEGA ET1031: procesador RV32IM en orden de tres etapas y un solo núcleo de 32 bits con AHB/AXI4.bus, MMU opcional, depuración opcional
VEGA AS1061: procesador RV64IMAFDC en orden de 6 etapas, un solo núcleo y 64 bits con caché D de 8 KB, caché I de 8 KB, FPU, bus AHB/AXI4
VEGA AS1161 – Procesador RV64IMAFDC fuera de servicio de canalización de 16 etapas y un solo núcleo de 64 bits con caché D de 32 KB, caché I de 32 KB, FPU, bus AHB/AXI4/ACE
VEGA AS2161 – Procesador RV64IMAFDC fuera de servicio de canalización de 16 etapas y doble núcleo de 64 bits con caché D de 32 KB, caché I de 32 KB, caché L2 de 512 KB, FPU, bus AHB/AXI4/ACE
VEGA AS4161: procesador RV64IMAFDC fuera de servicio de canalización de 16 etapas y cuatro núcleos de 64 bits con caché D de 32 KB, caché I de 32 KB, caché L2 de 1024 KB, FPU, bus AHB/AXI4/ACE

Mirando más en las características clave de alta gama VEGA AS4161:

Arquitectura del conjunto de instrucciones RISC-V 64G (RV64IMAFD)
Implementación de canalización desordenada de 13 a 16 etapas
Predictor de bifurcación avanzado: BTB, BHT, RAS
Arquitectura de Harvard, instrucciones separadas y memorias de datos
Niveles de privilegios de modo usuario, supervisor y máquina
Subsistema de memoria con funciones completas compatible con Linux
- Unidad de gestión de memoria
- Memoria virtual basada en páginas
- Caché L1 configurable
- Caché L2 configurable
Interconexión multinúcleo de alto rendimiento
Unidad de punto flotante de alto rendimiento compatible con IEEE 754-2008
AXI4-/ACE, interfaz externa compatible
Controlador de interrupciones a nivel de plataforma
- hasta 127 IRQ
- Latencia de interrupción baja
Soporte de interrupción vectorial
Controlador de depuración integrado avanzado
- Interfaz compatible con JTAG
- Compatibilidad con puntos de interrupción HW/SW
Extensión de depuración que permite la depuración de Eclipse a través de un GDB >> OCD abierto >> Conexión JTAG
Compatible con Linux

No deberíamos esperar un procesador para Linux de escritorio en el corto plazo, ya que AS4161 se dirige principalmente a aplicaciones de almacenamiento y redes.

Lo que es aún mejor es la disponibilidad pública de la documentación para dos SoC, THEJAS32 y THEJAS64, basados en núcleos VEGA ET1031 y VEGA AS1061, respectivamente. , con el código HDL ejecutándose en ARTY A7 Placa FPGA (A7-35T puede ejecutar THEJAS32, pero se necesita A7-100T para THEJAS64). El VEGA SDK de C/C++ con un IDE de Eclipse permite a los ingenieros desarrollar programas para la plataforma y código fuente de Linux para los procesadores VEGA de 64 bits. El código está alojado en Gitlab, pero debe solicitar acceso antes de recuperar el código… Eso es un poco decepcionante.

El gobierno indio también planea organizar sesiones de capacitación para los procesadores VEGA, pero esa página está actualmente vacía. No pude encontrar ninguna información sobre el cronograma para el silicio VEGA y si la fabricación se llevaría a cabo en la India. El blog del proyecto no se ha actualizado durante varios meses, pero la cuenta de YouTube del «Procesador VEGA» subió un video el 31 de enero de 2022, dando una visión general de los cinco procesadores VEGA RISC-V.